PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-100900

(43) Date of publication of application: 23.04.1993

(51)Int.CI.

G06F 11/28

(21)Application number: 03-261585

(71)Applicant: NEC CORP

KOBE NIPPON DENKI SOFTWARE KK

(22)Date of filing:

09.10.1991

(72)Inventor: BABA SEIJI


HASHIMOTO SHOZO

(54) INFORMATION PROCESSOR

(57)Abstract:

PURPOSE: To recognize relation between a front and a rear when a fault occurs by storing the address of jump origin or interruption origin and the address of a jump destination or interruption destination in RAM when there are a jump instruction and interruption.

CONSTITUTION: Unless the jump instruction or interruption of the software instruction comes, an address generating part 31 sets the address of the software instruction which is succeedingly executed in a successive program counter 1 and does not write it in a randam access memory(RAM) 15 while a program is under progress. When a jump instruction interruption detecting part 32 detects the jump instruction or interruption of the software instruction, the address generating part 31 merges the address of jump origin or interruption origin in the address of the jump destination or interruption destination so as to adopt it as write data 11 which is 64bit data and transmits it to RAM 15 and RAM 15 stores the data 11. In this case, the start and stop of a writing operation to RAM 14 is executed by the indication of software.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-100900

(43)公開日 平成5年(1993)4月23日

(51)Int.Cl.⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

G 0 6 F 11/28

3 1 0 E 8725-5B

審査請求 未請求 請求項の数2(全 5 頁)


(21)出願番号	特顯平3-261585	(71)出願人	000004237
			日本電気株式会社
(22)出顧日	平成3年(1991)10月9日		東京都港区芝五丁目7番1号
		(71)出願人	000192545
			神戸日本電気ソフトウエア株式会社
			兵庫県神戸市西区高塚台5丁目3番1号
		(72)発明者	馬場・清司
			東京都港区芝五丁目7番1号日本電気株式
			会社内
		(72)発明者	橋本 正三
			兵庫県神戸市西区高塚台5丁目3番1号神
			戸日本電気ソフトウエア株式会社内
		(74)代理人	弁理士 内原 晋

(54)【発明の名称】 情報処理装置

(57)【要約】

【構成】 ジャンプ命令および割込みを検出し、ジャンプ命令および割込みがあったときそのジャンプ元または割込み元のアドレスとジャンプ先または割込み先のアドレスとをRAMに格納するように構成する。また、RAMに対する書込み動作の開始と停止とをソフトウエアの指示によって行うようにする。更に、RAMの数を2個とし、それらに対する書込み動作を選択できるようにする。

【効果】 非同期な割込みやプロセッサの暴走による障害が発生した場合、その前後の繋りを確認することができる。また、RAMに格納するアドレスの範囲を任意に設定することができる。更に障害が発生したときの情報と障害が発生する1事象前の情報とを別個のRAMに格納しておくことができるため、それらの情報を比較しながら障害原因の解析を行うことができる。



【特許請求の範囲】

【請求項1】 ジャンプ命令を入力してそれを検出する デコーダと、割込み信号を入力してそれを検出する割込 み検出回路とを有し、前記ジャンプ命令または前記割込 み信号のいずれか一方を検出したときライトイネーブル 信号を出力するジャンプ命令割込み検出部と、

1

(+1) 信号と(オフセット) 信号と前記ジャンプ命令 割込み検出部からの前記ライトイネーブル信号とを入力 して実行すべきソフトウエア命令がジャンプ命令および 割込み以外の場合は前記(+1)信号を出力し実行すべ 10 きソフトウエア命令がジャンプ命令または割込みの場合 は前記 (オフセット) 信号を出力するセレクタと、実行 したソフトウエア命令のアドレスを逐次カウントするプ ログラムカウンタと、前記プログラムカウンタの出力の アドレスデータと前記セレクタからのアドレスデータと を入力して加算する加算機と、前記加算機からのアドレ スデータと前記プログラムカウンタからのアドレスデー タとをマージしてその結果をライトデータとして出力す るマージ部とを有するアドレス生成部と、

前記ライトデータと前記ライトイネーブル信号とを入力 20 して前記ライトデータを格納するランダムアクセスメモ リとを備えることを特徴とする情報処理装置。

【請求項2】 ジャンプ命令を入力してそれを検出する デコーダと、割込み信号を入力してそれを検出する割込 み検出回路とを有し、前記ジャンプ命令または前記割込 み信号のいずれか一方を検出し、かつ外部からのRAM ライトオンオフ指示信号がイネーブルになったときにラ イトイネーブル信号を出力するジャンプ命令割込み検出 部と、

(+1) 信号と(オフセット) 信号と前記ジャンプ命令 30 割込み検出部からの前記ライトイネーブル信号とを入力 して実行すべきソフトウエア命令がジャンプ命令および 割込み以外の場合は前記(+1)信号を出力し実行すべ きソフトウエア命令がジャンプ命令または割込みの場合 は前記(オフセット)信号を出力するセレクタと、実行 したソフトウエア命令のアドレスを逐次カウントするプ ログラムカウンタと、前記プログラムカウンタの出力の アドレスデータと前記セレクタからのアドレスデータと を入力して加算する加算機と、前記加算機からのアドレ スデータと前記プログラムカウンタからのアドレスデー 40 タとをマージしてその結果をライトデータとして出力す るマージ部とを有するアドレス生成部と、

前記RAMライトオンオフ指示信号を反転させたオンオ フ反転信号を入力してフリップフロップ23を反転動作 を行うことによって二つのセレクト信号のうちのいずれ か一方のセレクト信号を出力するフリップフロップを有 するRAMセレクト部と、

前記ライトデータおよび前記ライトイネーブル信号およ び前記二つのセレクト信号のうちの一方のセレクト信号 を入力して前記ライトデータを格納し、ダンプ開始命令 50 ア命令のアドレスを逐次カウントするプログラムカウン

を入力することによってその格納している内容をRAM 出力データとして外部に出力する2個のランダムアクセ スメモリとを備えることを特徴とする情報処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は情報処理装置に関し、特 に、障害が発生したときのソフトウエアプログラムのト レース機能に関する。

[0002]

【従来の技術】従来の情報処理装置は、ソフトウエアの ジャンプ・割込みが発生したとき、ジャンプ元およびジ ャンプ先のアドレスを保持しておく機能を有しておら ず、プログラムカウンタは、常に現在実行中の命令また は次に実行する命令を示すようになっている。非同期な 割込みやプロセッサの暴走による障害の場合は、プログ ラムカウンタは、エラーを発生した命令を示すだけであ り、ソフトウエアによるどんな処理がその前に行われて いたかをプロセッサのレジスタ情報から知るための手段 を有していない構成となっている。

[0003]

【発明が解決しようとする課題】上述したように、従来 の情報処理装置は、ソフトウエアのジャンプ・割込みが 発生したとき、ジャンプ元およびジャンプ先のアドレス を保持しておく機能を有しておらず、プログラムカウン タは、常に現在実行中の命令または次に実行する命令を 示すようになっている。とのため、非同期な割込みやプ ロセッサの暴走による障害の場合は、プログラムカウン タは、エラーを発生した命令を示すだけであり、ソフト ウエアによるどんな処理がその前に行われていたかをプ ロセッサのレジスタ情報から知ることができないという 欠点を有している。また、間欠的な障害のときは、正常 に動作した場合と異常が発生した場合とを比較すること が障害の解決のための第一段階であるが、従来の情報処 理装置では、障害の根本原因を把握することが困難であ り、エラーを発生した命令のアドレスという表面的な情 報しか得られないというという欠点を有している。

[0004] 【課題を解決するための手段】本発明の情報処理装置 は、ジャンプ命令を入力してそれを検出するデコーダ と、割込み信号を入力してそれを検出する割込み検出回 路とを有し、前記ジャンプ命令または前記割込み信号の いずれか一方を検出したときライトイネーブル信号を出 力するジャンプ命令割込み検出部と、(+1)信号と (オフセット) 信号と前記ジャンプ命令割込み検出部か らの前記ライトイネーブル信号とを入力して実行すべき ソフトウェア命令がジャンプ命令および割込み以外の場 合は前記(+1)信号を出力し実行すべきソフトウエア 命令がジャンプ命令または割込みの場合は前記(オフセ ット) 信号を出力するセレクタと、実行したソフトウエ

タと、前記プログラムカウンタの出力のアドレスデータ と前記セレクタからのアドレスデータとを入力して加算 する加算機と、前記加算機からのアドレスデータと前記 プログラムカウンタからのアドレスデータとをマージし てその結果をライトデータとして出力するマージ部とを 有するアドレス生成部と、前記ライトデータと前記ライ トイネーブル信号とを入力して前記ライトデータを格納 するランダムアクセスメモリとを備えたものである。

【0005】本発明の情報処理装置は、また、ジャンプ 命令を入力してそれを検出するデコーダと、割込み信号 10 を入力してそれを検出する割込み検出回路とを有し、前 記ジャンプ命令または前記割込み信号のいずれか一方を 検出し、かつ外部からのRAMライトオンオフ指示信号 がイネーブルになったときにライトイネーブル信号を出 力するジャンプ命令割込み検出部と、(+ 1)信号と

(オフセット)信号と前記ジャンプ命令割込み検出部か らの前記ライトイネーブル信号とを入力して実行すべき ソフトウエア命令がジャンプ命令および割込み以外の場 合は前記(+1)信号を出力し実行すべきソフトウエア 命令がジャンプ命令または割込みの場合は前記(オフセ 20 ット)信号を出力するセレクタと、実行したソフトウエ ア命令のアドレスを逐次カウントするプログラムカウン タと、前記プログラムカウンタの出力のアドレスデータ と前記セレクタからのアドレスデータとを入力して加算 する加算機と、前記加算機からのアドレスデータと前記 プログラムカウンタからのアドレスデータとをマージし てその結果をライトデータとして出力するマージ部とを 有するアドレス生成部と、前記RAMライトオンオフ指 示信号を反転させたオンオフ反転信号を入力してフリッ プフロップ23を反転動作を行うことによって二つのセ 30 レクト信号のうちのいずれか一方のセレクト信号を出力 するフリップフロップを有するRAMセレクト部と、前 記ライトデータおよび前記ライトイネーブル信号および 前記二つのセレクト信号のうちの一方のセレクト信号を 入力して前記ライトデータを格納し、ダンプ開始命令を 入力することによってその格納している内容をRAM出 力データとして外部に出力する2個のランダムアクセス メモリとを備えたものである。

[0006]

て説明する。

【0007】図1は本発明の第一の実施例を示すブロッ ク図である。

【0008】図1の実施例は、アドレス生成部31と、 ジャンプ命令割込み検出部32と、ランダムアクセスメ モリ(RAM)15とを備えて構成されている。

【0009】ジャンプ命令割込み検出部32は、ジャン プ命令13を入力してそれを検出するデコーダ5と、割 込み信号14を入力してそれを検出する割込み検出回路 6とを有しており、ジャンプ命令13または割込み信号 50 【0016】アドレス生成部31は、実行すべきソフト

14のいずれか一方が検出されたとき、ライトイネーブ ル信号12をRAM15およびアドレス生成部31のセ レクタ2に出力する。

【0010】アドレス生成部31は、実行すべきソフト ウエア命令がジャンプ命令および割込み以外の場合は、 プログラムカウンタ1の出力のアドレスデータ7(32 ビット) と、(+1)信号2aを出力したセレクタ2か らのアドレスデータ8とを加算機3において加算して、 アドレスデータ9をマージ部4に出力する。実行すべき ソフトウエア命令がジャンプ命令または割込みの場合 は、プログラムカウンタ1の出力のアドレスデータ7 と、(オフセット)信号2 bを出力したセレクタ2から のアドレスデータ8とを加算機3において加算して、ア ドレスデータ9(32ビット)をマージ部4に出力す る。マージ部4は、プログラムカウンタ1からのアドレ スデータ7(32ピット)と加算機3からのアドレスデ ータ9(32ビット)とを入力してその両方のアドレス をマージし、その結果をライトデータ11(64ビッ ト)として出力する。アドレスデータ9はプログラムカ ウンタ1にも出力される。

【0011】RAM15は、1ブロック64ピット構成 のランダムアクセスメモリであり、マージ部4からライ トデータ11(64ビット)を入力してそれを格納す る。

【0012】このように構成した上述の実施例は、ソフ トウエア命令のジャンプ命令または割込みが入っていな い場合、アドレス生成部31は、プログラムの進行中、 次に実行するソフトウエア命令のアドレスを逐次プログ ラムカウンタ1にセットし、RAM15には書込まな い。ジャンプ命令割込み検出部32がソフトウエア命令 のジャンプ命令または割込みを検出したときは、アドレ ス生成部31は、ジャンプ元または割込み元のアドレス とジャンプ先または割込み先のアドレスとをマージして 64ビットのデータとしたライトデータ11をRAM1 5に送出し、RAM15はそれを格納する。

【0013】図2は本発明の第二の実施例を示すブロッ ク図である。

【0014】図2の実施例は、アドレス生成部31と、 ジャンプ命令割込み検出部33と、2個のランダムアク 【実施例】次に、本発明の実施例について図面を参照し 40 セスメモリ(RAM)16および17と、RAMセレク ト部34とを備えて構成されている。

> 【0015】ジャンプ命令割込み検出部33は、ジャン プ命令13を入力してそれを検出するデコーダ5と、割 込み信号14を入力してそれを検出する割込み検出回路 6とを有しており、ジャンプ命令13または割込み信号 14のいずれか一方を検出し、かつ外部からのRAMラ イトオンオフ指示信号21がイネーブルになったときに ライトイネーブル信号12をRAM15およびアドレス 生成部31のセレクタ2に出力する。

ウェア命令がジャンプ命令および割込み以外の場合は、 プログラムカウンタ1の出力のアドレスデータ7(32 ビット)と、(+1)信号2aを出力したセレクタ2か らのアドレスデータ8とを加算機3において加算して、 アドレスデータ9をマージ部4に出力する。実行すべき ソフトウエア命令がジャンプ命令または割込みの場合 は、プログラムカウンタ1の出力のアドレスデータ7 と、(オフセット)信号2 bを出力したセレクタ2から のアドレスデータ8とを加算機3において加算して、ア ドレスデータ9(32ビット)をマージ部4に出力す る。マージ部4は、プログラムカウンタ1からのアドレ スデータ7(32ビット)と加算機3からのアドレスデ ータ9(32ビット)とを入力してその両方のアドレス をマージし、その結果をライトデータ11(64ビッ ト)として出力する。アドレスデータ9はプログラムカ ウンタ1にも出力される。

【0017】RAM16および17は、1ブロック64 ビット構成のランダムアクセスメモリであり、マージ部 4からライトデータ11(64ビット)を入力してそれ を格納する。

【0018】RAMセレクト部34は、ソフトウエア命 令RAMライトオフの指示が発行されたとき、RAMラ イトオンオフ指示信号21を反転させたオンオフ反転信 号22を入力してフリップフロップ23を反転させると とによってRAM16と17との使用を切替える動作を する。すなわち、RAMセレクト部34がRAM16ま たは17を選択している状態を反転させて、反対側のR AM16または17を選択するためのセレクト信号19 または20を、それぞれRAM16および17に出力す る。RAM16および17の書込み動作は、ソフトウエ 30 アの指示によってオンオフ反転信号22がオンになった ときにの開始される。ソフトウエアの指示によってダン プ命令18が発行されると、RAM16および17の内 容をRAM出力データ24および25として外部に出力 する。

【0019】とのように構成した第二の実施例は、ソフ トウエア命令のジャンプ命令または割込みが入っていな い場合、アドレス生成部31は、プログラムの進行中、 次に実行するソフトウエア命令のアドレスを逐次プログ ラムカウンタ1にセットし、RAM16および17には 40 書込まない。ジャンプ命令割込み検出部33がソフトウ エア命令のジャンプ命令または割込みを検出したとき は、アドレス生成部31は、ジャンプ元または割込み元 のアドレスとジャンプ先または割込み先のアドレスとを マージして64ビットのデータとしたライトデータ11 をRAM16および17に送出する。RAM16または 17は、ソフトウエアの指示によってオンオフ反転信号 22がオンになったとき、RAMセレクト部34のフリ ップフロップ23によって選択されている方のRAMが 動作し、このライトデータ11を格納する。次に、ソフ 50 18 ダンプ命令

トウェアの指示によってオンオフ反転信号22がオフに なると、フリップフロップ23が反転して反対側のRA Mが選択され、再度オンオフ反転信号22がオンになる と、反対側のRAMが動作してライトデータ11を格納 する。障害が起ると、ソフトウエアの指示によってダン プ開始命令18が発行され、RAM16および17の内 容がそれぞれRAM出力データ24および25として外 部に出力される。

[0020]

【発明の効果】以上説明したように、本発明の情報処理 装置は、ジャンプ命令および割込みを検出し、ジャンプ 命令および割込みがあったときそのジャンプ元または割 込み元のアドレスとジャンプ先または割込み先のアドレ スとをRAMに格納するように構成することにより、非 同期な割込みやプロセッサの暴走による障害が発生した 場合、その前後の繋りを確認することができるという効 果がある。また、RAMに対する書込み動作の開始と停 止とをソフトウエアの指示によって行うようにすること により、RAMに格納するアドレスの範囲を任意に設定 20 することができるという効果もある。更に、RAMの数 を2個とし、それらに対する書込み動作を選択できるよ うにすることにより、障害が発生したときの情報と障害 が発生する1事象前の情報とを別個のRAMに格納して おくことができるため、それらの情報を比較しながら障 害原因の解析を行うことができるという効果がある。

【図面の簡単な説明】

【図1】本発明の第一の実施例を示すブロック図であ

【図2】本発明の第二の実施例を示すブロック図であ る。

【符号の説明】

- 1 プログラムカウンタ
- セレクタ 2
- 2 a (+1)信号
- 2 b (オフセット)信号
- 3 加算機
- マージ部 4
- デコーダ 5
- 割込み検出回路
- 7 アドレスデータ
- アドレスデータ 8
- アドレスデータ 9 1 1 ライトデータ
- ライトイネーブル信号 12
- ジャンプ命令 13
- 14 割込み信号
- ランダムアクセスメモリ(RAM) 15
- ランダムアクセスメモリ(RAM) 16
- ランダムアクセスメモリ(RAM) 17

(5) 特開平5-100900 8

	/		8
19	セレクト信号	* 2 5	RAM出力データ
20	セレクト信号	3 1	アドレス生成部
2 1	RAMライトオンオフ指示信号	3 2	ジャンプ命令割込み検出部
22	オンオフ反転信号	3 3	ジャンプ命令割込み検出部
2.3	フリップフロップ	3 4	RAMセレクト部

【図1】

RAM出力データ

24

【図2】

